半导体行业的后摩尔时代，芯片升级的棋局正在重开。
过去芯片升级的逻辑简单粗暴：把晶体管越做越小，在同一块晶圆上塞得越来越满，密度翻一倍，单位面积算力就大幅提升，这是摩尔定律时代的真理。
直白地说，就是在一层平房里，房间越隔越小，户数越塞越多。
但现在，这条路已经摸到了物理天花板。
晶体管尺寸快逼近硅原子量级，再往下微缩，问题大于收益。
例如，研发成本将飙升至数十亿甚至上百亿美元；漏电、发热、功耗失控的问题不可避免。先进制程越追，边际收益越薄，全行业都陷入了死胡同。
平面卷不动，行业集体盯上了垂直空间。
2.5D中介层、3D晶圆堆叠……这些技术本质都是芯片界的发展新路径：要么在同一块底座上拼接多颗芯片，要么直接把芯片一层一层叠起来。垂直互连路径可缩短至微米量级，带宽却提升数倍甚至一个量级。
6月25日，由江城实验室、湖北江城孵化器有限公司承办的“光谷青桐汇Ultra”先进封装与硅光互联专场中，硅芯科技作为国内为数不多面向2.5D/3D堆叠芯片的EDA企业亮相。
▼硅芯科技创始人赵毅现场路演。图/中国光谷
传统2D EDA市场由国际三巨头垄断。硅芯科技成立于2022年，总部位于珠海，先进封装产能扩张为硅芯科技这样的国产厂商创造了独特机遇。
“按行业预测，全球先进封装市场2030年有望接近800亿美元。”硅芯科技创始人赵毅表示。
英伟达、AMD、英特尔已全线押注3D堆叠技术，国内的华为等企业也在研发相关产品。
“向Z轴要性能”已经是后摩尔时代全行业的共识。而这场垂直革命的核心胜负手之一，正是3D EDA即3D芯片设计。
这一仍处于“0到1”阶段的黄金赛道，硅芯科技意味着突围的可能性。而类似的路演会，正在为武汉引来越来越多的硅芯科技。
旧图纸盖不了新高楼
芯片设计，被称为“芯片之母”，是整个半导体产业上游的核心底座。
传统EDA，只管在单层晶圆上的晶体管排布和线路连接，应付平面芯片绰绰有余。但要堆叠芯片，传统EDA的逻辑难以胜任。
而3D堆叠EDA，则是为3D芯片量身打造的全流程立体设计工具。从架构规划、布局布线，到多物理场仿真、可靠性验证，所有工作都要在三维空间里完成，是支撑整个3D芯片产业落地的核心。
▼图片由AI生成。
更重要的是，这是国内半导体产业难得的换道超车的窗口。
传统2D EDA赛道，海外三巨头（Synopsys、Cadence、Siemens EDA）垄断了绝大多数市场份额，国内追赶了数十年仍差距悬殊，突围难度极大。
但3D堆叠芯片EDA是全新赛道，国际巨头的地位并没有如2D EDA领域一样难以取代。
现实的产业需求也在倒逼技术革新。华为提出的“韬定律”也已表明：不会一味死磕尖端制程微缩，而是通过3D堆叠、逻辑折叠优化互联路径，用成熟制程也能实现性能跃升。
这条路线已经成为国内行业共识，大量芯片设计公司都有向2.5D/3D转型的强烈需求。
眼下，国内先进封装产能正在快速扩张，但普遍缺少配套的专用EDA工具。
如同工地和施工队都已经就位，却没有适配楼房的设计图纸，哪怕产线工艺能力再强，也发挥不出极限价值。没有自主可控的3D EDA，再繁荣的先进封装产业，也始终建在别人的地基上。
3D EDA改写设计逻辑
全球3D EDA行业正经历全面重构，核心玩法和传统2D时代截然不同。
芯片EDA重心率先完成了反转，从单个芯片转向整体系统。
传统芯片EDA流程里，前端写代码、后端画版图、最后封装收尾，封装只是边角料环节。但3D EDA时代，堆叠层数、互联方式、供电网络布局、散热方案，这些封装问题直接决定芯片的最终性能，必须在设计初期就全部敲定。
封装不再是收尾环节，反而会指导甚至主导EDA，从架构阶段就要把互联、供电、散热、可靠性等放在一起统筹考量，也就是行业常说的“系统技术协同优化”。
随之改变的是工具链的形态。传统设计里，前端、后端、仿真常用不同厂商的工具，格式转换繁琐还容易出错。
这种模式在3D EDA里行不通：一个参数改动，就要联动全流程，反复导入、导出文件，根本不现实。
因此，国内外厂商，都在持续演进，希望彻底消除格式转换带来的内耗。
仿真验证的节奏也变了。传统2D EDA，通常画完版图才做热分析、电源完整性分析，发现问题再返工。
但3D EDA远比平面复杂，等全流程走完再整改，返工成本高得离谱。
行业因此在布局布线阶段就嵌入热、电、力实时分析，工程师挪动一个模块，当场就能看到温度、压降、应力的变化，效率比传统数值仿真提升几个量级。
AI也从辅助选项，变成设计优化的标配。3D EDA变量非常庞大，人工试错几乎不可能找到最优解。
行业普遍把强化学习融入EDA工具，让AI在海量设计空间里，自动寻找性能、功耗、成本的最佳平衡点。
▼图片由AI生成。
赛道爆发的同时，国内也跑出了头部玩家。比如硅芯科技，核心团队是全球最早研究堆叠芯片EDA的队伍之一。据该公司CEO赵毅介绍，其集结了产业界顶尖专家，研发人员平均拥有20余年行业经验。
硅芯科技成立于2022年，在北京、无锡、上海设有研发中心，赵毅坦言，“我们的全流程工具类，可将芯片性能提升约30%，相关技术纳入IEEE国际标准，成立第三年，订单近两千万元，稳居国内赛道第一梯队。”
武汉“投早投小”
“我们计划把研发中心落在武汉光谷，今年第三季度可能会付诸实践。”赵毅表示。
事实上，硅芯科技的选择不难解释：EDA不能闭门造车，必须和真实产线工艺深度绑定、协同迭代，才能发挥最大价值。
很多人没意识到，武汉在3D堆叠赛道，是深藏不露的实力派，优势从制造端一步步积累而成。
武汉3D堆叠的基因，源自存储产业。长江存储独创的Xtacking架构本身，就是3D堆叠的标杆技术。
简单来说，就是外围电路与存储单元，分别在两片晶圆上制造，再通过晶圆键合合二为一。既提升了存储密度，又提高了量产效率。
这套技术不仅实现了国内3D NAND的换道超车，更为武汉沉淀了一大批精通3D集成、晶圆键合的技术人才，这是没法用资金快速买来的核心底牌。
在此基础上，武汉新芯建成了业界领先的半导体三维集成技术平台，可落地传感器、存算一体、高带宽存储器等堆叠方案。
江城实验室落地了中部首个12英寸先进封装中试服务平台，覆盖从器件、芯片到晶圆级的研发检测全流程，能使创业项目的技术验证周期从12个月压缩到4-6个月，产业转化效率大幅提升。国内具备这种级别制造与中试能力的城市，屈指可数。
硅芯科技希望把先进封装工艺与EDA工具深度整合为解决方案，除了软件授权，还提供堆叠芯片设计服务，和江城实验室打通工艺与设计的协同链路。
半导体行业投入大、门槛高，作为国内少有的，同时具备存储芯片与先进封装完整生态的区域，光谷很早就构建了从技术攻关、中试落地到产融对接的创新生态。
以光谷青桐汇双创平台为例，创办十余年来，累计举办150余场路演，对接项目超1500个，助力企业融资超200亿元，成为技术、人才、产业、资本对接的核心桥梁。
“半导体项目融资金额比一般行业的项目高一个数量级甚至几个数量级。”湖北江城孵化器有限公司（以下简称江城孵化器）总经理邓贵川说。
江城孵化器将自身定位于“集成电路创业超级连接器”，精准针对半导体创业技术验证难、资金门槛高、市场拓展难、人才招聘难、管理薄弱五大痛点，搭建了完整的服务体系。
6万平方米载体、40余家入驻企业、50余个储备项目，累计投资了十余个项目……孵化成效肉眼可见，邓贵川表示，“其中，有1家光刻胶企业，已在A股上市；2家企业正在推进港股与科创板IPO。”
目前，江城孵化器旗下的市场化基金规模达到3亿元，还和东湖高新区合作，设立拨转股专项资金，定向支持早期科创项目。硅芯科技即其中之一。
▼位于光谷一路的江城创新孵化中心。图/中国光谷
除了硬核的产线平台，光谷的产业生态完整度，也足以支撑3D EDA企业成长。
据东湖高新区相关负责人介绍，2025年，当地光电子信息产业产值突破6000亿元，集成电路产业产值突破1200亿元。2026年一季度，GDP增速达13.2%，增长势头领跑全国。
在光电子信息产业领域，光谷的上游有帝尔激光、华工激光，具备在玻璃通孔、激光微孔加工的全球领先技术；中游有产线与科研平台托底；下游则有芯擎科技、中科驭数、飞思灵等芯片设计公司的真实需求。在光谷的整条产业链，专用EDA工具是一块关键拼图。
硅芯科技落地后，光谷芯片企业就有了专用EDA工具，本地产线能降低设计门槛，服务更多下游企业。
同时，真实的工艺数据与市场需求，又能反向推动EDA工具快速优化，形成正向循环。
随着装备、工艺、设计、工具的完整产业链闭环逐步成型，武汉在先进封装与3D集成赛道的话语权将持续提升。
这场从“平面内卷”到“垂直生长”的产业革命，也将在光谷跑出中国半导体的独特节奏。
文/秦言
编辑 肖畅 柴归
